


超低電力・超高速I/F技術 (特許取得済)

2015



Sorbus, Inc.




- (1) Vdd1, Vdd2は ∇ 吐 ∇ シリク見合いで下げてOK。
シリクはSoCとMemoryで連動する必要無し、それぞれ単独にシリク可能。
- (2) 消費電が大きい出力ドライバ-は電圧を下げて
(0.2~0.3V)低電力化。高速化は低電圧対応の多値技術で
対応。(特許取得済)**

ラッチ型コンパレータのオフセット補正手段 と多値復調への応用 (特許取得済)

Sorbus, Inc.



- ラッチ型コンパレータの特徴
- ・ アンプ型より高速動作が可能
 - ・ Trバラツキ等に起因するオフセット電圧を補正する事が困難



I_{offp} , I_{offn} は電流出力型
DACより供給

オフセット補正量(入力換算)

$$S \rightarrow P \quad I_{offp} \times R_p \times k_p + I_{offn} \times R_n \times k_n$$


$$S \rightarrow N \quad -I_{offp} \times R_p \times k_p - I_{offn} \times R_n \times k_n$$

$$k_p = g_{mp} / (g_{mp} + g_{mn})$$

$$k_n = g_{mn} / (g_{mp} + g_{mn})$$

R_p, R_n はラッチの動作にあまり影響を与えない様 $R_p < 1/g_{mp}$ 、 $R_n < 1/g_{mn}$ 程度に選ぶ。
例えば $g_{mp} = 0.5\text{mS}$ 、 $g_{mn} = 1\text{mS}$ なら $R_p = 700\Omega$
 $R_n = 350\Omega$ 程度

入力電圧範囲が $\leq V_{thn}$ ($: N_{ch} - V_{th}$) の場合は回路が簡略化出来る



オフセット補正量

$$S \rightarrow P \quad I_{off} \times R$$

$$S \rightarrow N \quad -I_{off} \times R$$

I_{off} (DAC出力)


オフセット補正用の電流出力DACのビット数をMとすれば、極性スイッチSと併せて $n \cdot \Delta V$ ($-(2^M - 1) \leq n$ (整数) $\leq 2^M - 1$, $\Delta V = I_o \cdot R$) のオフセット補正が可能となる。ここで、 I_o はDACの電流量子。

入力電圧範囲が $\geq VDD + V_{thp}$ ($: P_{ch} - V_{th}$, 負) の場合は上記回路で $N_{ch} \rightarrow P_{ch}$, $P_{ch} \rightarrow N_{ch}$, $VDD \rightarrow Vss$, $Vss \rightarrow VDD$ にそれぞれ置き換えて使う事が出来る

1. 2つの入力端子を同電位にする
2. オフセット調整のn値を変えてコンパレータの出力が変化する点を探す
3. 上記変化点のnを、 n^* と n^*+1 とすると、オフセット調整のn値をこの n^* 又は n^*+1 として調整を終了する。最終的なオフセット値は、

$$-\Delta V \leq \text{オフセット値} \leq \Delta V \quad (\Delta V = I_o \cdot R, I_o: \text{DACの電流量子})$$
 に収まる事となる。

ΔV を2mV, DACのビット数を5ビットとすれば、 $-62\text{mV} \sim +62\text{mV}$ のオフセットを $\pm 2\text{mV}$ 以内に補正が可能となる。



オフセット補正機能付きラッチ型コンパレータの 多値復調への応用（拡張）


高速Chip間インタフェース等において差動かつ多値変調技術が注目されているが、この復調に前記オフセット補正機能付きのラッチ型コンパレータを応用する事により高速の多値復調が可能となる。ここでは前記オフセット補正機能を拡張して、多値比較レベルの設定とオフセット補正を同時に行う事が可能となる。

4値変調の例 (InP, InNはそれぞれ差動の正相、逆相入力)

Signal_HH	Signal_HL	Signal_LH	Signal_LL
InP ——— +150mV	InP ——— +75mV	InN ——— +75mV	InN ——— +150mV
InN ——— 0mV	InN ——— +25mV	InP ——— +25mV	InP ——— 0mV


4値復調には比較レベルが異なる3つのコンパレータが必要

	InP - InN		Compare Level
Signal_HH	+150mV	—————	+100mV Level_1
Signal_HL	+50mV	-----	0mV Level_0
Signal_LH	-50mV	-----	-100mV Level_-/1
Signal_LL	-150mV	—————	



差動4値入力を復調する3つのコンパレータの 比較レベル(オフセット)調整

オフセット調整範囲を拡大して比較レベルの設定に応用する



$$\text{オフセット調整レベル} = n \cdot \Delta V$$


$$\Delta V = I_0 \cdot R$$

$$-(2^M - 1) \leq n (\text{整数}) \leq 2^M - 1$$

$\Delta V = 8\text{mV}$, $M = 5\text{bit}$ とすれば $\pm 248\text{mV}$ の範囲で
オフセットが調整可能

比較Level_1 の設定手順

1. Signal_HH 受信状態でコンパレータ出力が Low となる最小の n を見つけこれを n_1 とする。
2. Signal_HL 受信状態でコンパレータ出力が High となる最大の n を見つけこれを n_2 とする。
3. $n_1 = (n_1 + n_2) / 2$ として比較レベル Level_1 の設定を完了



差動4値入力を復調する3つのコンパレータの 比較レベル(オフセット)調整 (続)

比較Level_0 の設定手順

1. Signal_HL 受信状態でコンパレータ出力が Lowとなる最小のnを見つけこれをn1とする。
2. Signal_LH 受信状態でコンパレータ出力が Highとなる最大のnを見つけこれをn2とする。
3. $n_0 = (n1+n2)/2$ として比較レベル Level_0の設定を完了


比較Level_/1 の設定手順

1. Signal_LH 受信状態でコンパレータ出力が Lowとなる最小のnを見つけこれをn1とする。
2. Signal_LL 受信状態でコンパレータ出力が Highとなる最大のnを見つけこれをn2とする。
3. $n_{/1} = (n1+n2)/2$ として比較レベル Level_/1の設定を完了



超低電力高速インタフェース
多値変調回路
(特許取得済)

Sorbus, Inc.

CML (Current Mode Logic) 2値の例



CML 4値化の例




欠点：消費電力が非常に大きい

(次に示すNMOS Push-pull Driver比で、電流は2ないし4倍
電圧も3～10倍、電力にして数十倍大きい)

利点：多値化しても電源電流変化が無い

(Driverの電流変化は電源GNDのバウンスをもたらす)


ベースとなる2値Driver



消費電流 $I_o = V_s / (4Z_o)$

(同じ振幅なら電流は1/4で済む)


W : Tr Width at Ron=Zo




	Out	- / Out	Compare Level	
Signal_HH	+150mV	—————	+100mV	Level_1
Signal_HL	+50mV	—————	0mV	Level_0
Signal_LH	-50mV	—————	-100mV	Level_-1
Signal_LL	-150mV	—————		

2 値 駆動 状態



平衡 終端



独立 終端




4 値 中間 駆動 状態





$(1.333 \text{ mA} = V_s / 4.5 Z_o)$

4値 Driver の具体回路 (電源電流変動吸収回路付き)




8値 Driver の例 (電源電流変動吸収回路付き)





$$I_s = V_s / 4 Z_o$$

$$I_s + V_s / (49Z_o/12) = (97/49) * (V_s/4Z_o)$$




$$I_1 = (4.5V_s / 14) / (7Z_o/6) = (54/49) * (V_s/4Z_o)$$

$$I_2 = (9.5V_s / 14) / (7Z_o) = (19/49) * (V_s/4Z_o)$$

$$I_s = I_1 + I_2 = (73/49) * (V_s/4Z_o)$$

$$I_s + V_s / (49Z_o/2) = (97/49) * (V_s/4Z_o)$$




$$I_1 = (5.5V_s / 14) / (7Z_o/5) = (55/49) * (V_s/4Z_o)$$

$$I_2 = (8.5V_s / 14) / (7Z_o/2) = (34/49) * (V_s/4Z_o)$$

$$I_s = I_1 + I_2 = (89/49) * (V_s/4Z_o)$$

$$I_s + V_s / (49Z_o/6) = (97/49) * (V_s/4Z_o)$$



$$I_1 = (6.5V_s / 14) / (7Z_o/4) = (52/49) * (V_s/4Z_o)$$

$$I_2 = (7.5V_s / 14) / (7Z_o/3) = (45/49) * (V_s/4Z_o)$$

$$I_s = I_1 + I_2 = (97/49) * (V_s/4Z_o)$$